电机工程

首页 > 电机工程

抖动

2018-08-20 14:45:56     所属分类:信号处理
Confusion grey.svg
提示:本条目的主题不是Tic抽搐癫痫癫痫发作惊厥

抖动英语:Jitter),又可称为时基误差,指的是电子学和电信领域中,周期信号与真实周期之间的差异,通常是相当于参考时钟信号而言。

时基误差会影响数字模拟转换器的模拟输出。在通信连结(如USB,PCI-E,SATA,OC-48)中,尤其是采样信号的还原过程中,是不希望发生抖动的。[1]

像所有的随时间变化的信号一样,抖动可以被量化,比如均方根,峰-峰值位移;也可以用频谱分布进行量化。

抖动周期是指一个信号的两次峰值之间的时间发生变化的周期。抖动频率是指抖动周期的倒数。如果抖动频率对系统影响不大,在低阶系统设计中可以不用加以考虑。

在数字音响系统中,抖动是造成音质减损的明显因素,数字资料没有错误,但是抖动问题较多时、还原的声音就是差了一截;减少抖动是提高音质的有效方法,例如高精确度的振荡器为系统时脉(有些甚至用原子钟)、非常精准的CD制作(XRCD)、使用I2S接口、导线机械线路等采用优良的结构及材料等等。

目录

  • 1 采样信号还原
  • 2 成因
  • 3 解决方法
    • 3.1 时脉稳定电路
    • 3.2 传导线强化设计
  • 4 参考资料

采样信号还原

任何经过采样的数字信号,在还原时需要知道当时的采样时脉,而在还原点时信息还没传达完成,将使还原的信号不完美,这在实时系统会造成更严重的失真,Jitter属于数字噪声的一种,成因与解决方式将在下面的章节说明。

成因

Jitter主要的来源就是电信号的传递时间不同,我们知道任何导线都会有电容,电容就是影响高电位至低电位/ 低电位至高电位的阻碍 (也就是0到1,1到0的充放电时间),然而不只是导线自己的电容,导线与导线之间的串音效应也会导致导线充电时间的阻碍。这样的信号延迟致使模拟数字转换器以及数字模拟转换器发生采样、还原误差。除了电容以外,电磁干扰(EMI)也会造成Jitter时基误差。 因此一段好的数字导线必须对以下几个项目加以设计:

  1. 导线电容
  2. 导线串音
  3. 电磁干扰防护
  4. 导线长度
  5. 阻抗匹配

除了传达信号外,对于时脉信号的不准确亦有可能造成Jitter,例如硬件的严重震动,也会影响震荡石英体,使得时脉来源制造出来的方波不再是完美的方波,在这样的情况下,纵使信号传达没有Jitter,但时钟的认定已经有了误差,这样的情形亦可等效于时基出现了误差。

解决方法

对于Jitter的解决方法有以下两个方向

时脉稳定电路

对于时脉来源加以保护,甚至使用多重时脉加以校正,大量降低时脉的误差,或是锁相回路加以校正。

传导线强化设计

  1. 导线电容,使用电容较低的材质(例如银),可以降低整体导线电容,降低0到1、1到0的充放电时间(高电位至低电位、低电位至高电位的时间)。
  2. 导线串音,将导线与导线间的距离拉大,并加入介电系数较低(如空气)的介质,降低导线与导线间的电容,加以降低串音造成的Jitter影响
  3. 电磁干扰防护,导线外皮可以使用不导磁的材质,降低空气中EMI的干扰,尤其是现在Wifi、3G、4G遍布的时代,高频信号传输更亦受到干扰,造成Jitter现象。
  4. 导线长度,导线过长有可能会互相交缠,增加串音影响,另外导线长度与电容大小呈现线性关系,因此降低导线长度可以降低Jitter效应。
  5. 阻抗匹配,阻抗严重不匹配的导线,会使信号产生反射,严重干扰信号与信号间的的电位,并影响数字模拟转换器的辨识能力,造成Jitter效应,一般数字线材的阻抗均有严格定义。

参考资料

  1. ^ Wolaver, Dan H. (1991). Phase-Locked Loop Circuit Design. Prentice Hall. ISBN 0-13-662743-9. pages 211–237.

感谢您的支持,我会继续努力的!

扫码支持
1分,2分不嫌少,钱不钱的无所谓,重要的是你的话语激励我前行!

愿你每天温暖如春!!!

显示全文

取消

感谢您的支持,我会继续努力的!

扫码支持
无需打赏可直接关闭阅读全文
1分,2分不嫌少,钱不钱的无所谓,重要的是你的话语激励我前行!

愿你每天温暖如春!!!


上一篇:锯齿波
相关推荐