电机工程

首页 > 电机工程

时钟门控

2018-08-21 09:45:38     所属分类:数字电子

时钟门控英语:Clock gating)是一种在同步时序逻辑电路的一种时间脉冲信号技术,可以降低芯片功耗。时钟门控通过在电路中增加额外的逻辑单元、优化时钟树结构来节省电能。[1]

可以通过以下几种方式在设计中添加时钟门控逻辑:

  1. 通过寄存器传输级编程中的条件选择来实现使能信号,从而在逻辑综合过程自动被翻译为时钟门控;
  2. 通过实例化特殊的时钟门控单元,来把时钟门控插入到设计中去;
  3. 使用专门的时钟门控工具添加。

参考文献

  1. ^ Power-efficient System Design, Preeti Ranjan Panda, Aviral Shrivastava, P.R. PANDA, B. v. n. Silpa, Krishnaiah Gummidipudi, Springer; 1st Edition. edition (September 17, 2010), Page 25,73, ISBN 978-1-4419-6387-1

感谢您的支持,我会继续努力的!

扫码支持
1分,2分不嫌少,钱不钱的无所谓,重要的是你的话语激励我前行!

愿你每天温暖如春!!!

显示全文

取消

感谢您的支持,我会继续努力的!

扫码支持
无需打赏可直接关闭阅读全文
1分,2分不嫌少,钱不钱的无所谓,重要的是你的话语激励我前行!

愿你每天温暖如春!!!


相关推荐